Olmlar o'rtasida ko'prik: FPGA dasturlash uchun Python va Uskuna tavsifi tillariga chuqur kirish

Texnologiya olamida dasturiy ta'minot muhandisligi va apparat dizayni sohalari ko'pincha turli tillarda so'zlashuvchi va turli printsiplar asosida ishlaydigan ikki alohida qit'adek tuyulgan. Dasturiy ta'minot ishlab chiquvchilari abstraksiya, tezkor iteratsiya va keng kutubxonalar ekotizimida rivojlanadi. Uskuna muhandislari fizika qonunlari, vaqt cheklovlari va mantiqiy darvozalarni tavsiflashning puxta jarayoni bilan ishlaydi. O'nlab yillar davomida bu olamlar o'rtasidagi ko'prik tor va kesib o'tish qiyin bo'lib, VHDL va Verilog kabi murakkab Uskuna Tavsifi Tillari (HDL) bilan qoplangan edi.

Ammo agar bu ko'prikni kengaytirish mumkin bo'lsa-chi? Agar dasturiy ta'minot muhandislari o'zlarining mavjud ko'nikmalaridan maxsus apparatni loyihalash uchun foydalana olsalar-chi? Agar apparat muhandislari yuqori darajadagi, ifodali tildan foydalanib, tizimlarni avvalgidan tezroq qurishlari va tekshirishlari mumkin bo'lsa-chi? Bu gipotetik kelajak emas; bu bugungi kunda Python bilan qurilayotgan haqiqat. Ushbu keng qamrovli qo'llanma Python va FPGA dasturlashning hayajonli kesishmasini o'rganadi, bu qanday qilib to'siqlarni kamaytirayotganini, innovatsiyalarni tezlashtirayotganini va raqamli apparatni loyihalash usulini tubdan o'zgartirayotganini ko'rsatadi.

Asoslarni tushunish: FPGA va HDL nima?

Pythonik yondashuvga sho'ng'ishdan oldin, mustahkam poydevor yaratish muhim. Agar siz dasturiy ta'minot ishlab chiquvchisi bo'lsangiz, bu tushunchalar yangi bo'lishi mumkin, ammo ular bizning muhokamamizga asos bo'ladi.

FPGAlar bo'yicha Primer (Dala Dasturlashtiriladigan Darvoza Massivlari)

Tasavvur qiling-a, sizda asosiy elektron komponentlarning katta to'plami bor - mantiqiy darvozalar (VA, YOKI, EMAS), xotira bloklari va dasturlashtiriladigan o'zaro bog'lanishlar - bularning barchasi silikon chipga joylashtirilgan. Bu FPGAning mohiyati. Ichki arxitekturasi zavodda o'rnatilgan CPU yoki GPUdan farqli o'laroq, FPGA toza tuvaldir. U dala-dasturlashtiriladigan, ya'ni siz, dizayner, ishlab chiqarilgandan so'ng chipda mavjud bo'lgan aniq raqamli sxemalarni belgilashingiz mumkin.

• CPU bilan solishtirganda: Markaziy protsessor (CPU) ketma-ket vazifalarni bajarish uchun mo'ljallangan. U buyruqlarni birma-bir oladi va ularni o'rnatilgan apparat birliklari (ALU yoki FPU kabi) bilan qayta ishlaydi. FPGA ko'plab operatsiyalarni parallel ravishda bajarish uchun sozlashi mumkin, bu uni bir vaqtning o'zida quvurlarga bo'linishi mumkin bo'lgan vazifalar uchun juda kuchli qiladi.
• GPU bilan solishtirganda: Grafik protsessor (GPU) parallel protsessorning ixtisoslashgan shakli bo'lib, ma'lum bir turdagi ma'lumotlar (grafika, matritsa matematikasi) uchun optimallashtirilgan. FPGA ko'proq umumiy maqsadga ega; siz hech qanday qo'shimcha xarajatlarsiz, o'z algoritmingizga moslashtirilgan butunlay maxsus qayta ishlash arxitekturasini yaratishingiz mumkin.

Bu qayta sozlash imkoniyati FPGAlarni quyidagi kabi ilovalar uchun nihoyatda ko'p qirrali qiladi:

• ASIC prototiplari: Ixtisoslashgan Integral Mikrosxema (ASIC)ning qimmat ishlab chiqarish jarayoniga o'tishdan oldin FPGAda chip dizaynini sinab ko'rish.
• Yuqori chastotali savdo: Mikrosoniyalik darajadagi kechikish bilan moliyaviy algoritmlarni bajarish.
• Raqamli signalni qayta ishlash (DSP): Radio, audio va video oqimlari uchun maxsus filtrlar va protsessorlar.
• Maxsus apparat tezlashtirish: Ma'lumotlar markazlari va o'rnatilgan tizimlarda CPUdan hisoblash talab qiladigan vazifalarni yuklab olish.

Uskuna tavsifi tillarining roli (HDLs)

FPGA ni sozlash uchun sxemalarni qo'lda chizmaysiz. Buning o'rniga siz ularni maxsus tildan foydalanib tavsiflaysiz - HDL. Bu dasturiy ta'minot ishlab chiquvchilari uchun muhim farq nuqtasi: HDL qadamlar ketma-ketligini tavsiflamaydi; u jismoniy tuzilmani va uning vaqt o'tishi bilan xatti-harakatini tavsiflaydi.

Dasturiy ta'minot tilida `c = a + b` deb yozganingizda, siz buyruq berasiz. HDLda ekvivalentni yozganingizda, siz `a` va `b` kirishlari va `c` chiqishi bo'lgan qo'shish sxemasining mavjudligini tavsiflaysiz. Ushbu sxema doimiy ravishda mavjud va doimiy ravishda ishlaydi. Ushbu xos parallelizm apparat dizaynining ham kuchi, ham murakkabligining manbai hisoblanadi.

O'nlab yillar davomida sanoatda ikkita asosiy HDL hukmronlik qildi:

• VHDL (VHSIC Uskuna Tavsifi Tili): AQSh Mudofaa vazirligi shartnomasidan kelib chiqqan VHDL o'zining kuchli terish va og'zaki, ammo aniq sintaksisi bilan mashhur. U ko'pincha aerokosmik, mudofaa va boshqa yuqori ishonchlilik sohalarida afzal ko'riladi.
• Verilog: C dasturlash tilining sintaksisini eslatuvchi Verilog ko'pincha qisqaroq deb hisoblanadi va tijorat yarimo'tkazgich sanoatida keng tarqalgan. SystemVerilog - bu dizayn va tekshirish uchun kuchli funktsiyalarni qo'shadigan zamonaviy kengaytma.

An'anaviy HDL Ish jarayoni: Muammolar va cheklovlar

Verilog yoki VHDL bilan loyihalashning standart jarayoni qat'iy va ko'p vaqt talab etadi. U zamonaviy dasturiy ta'minotni ishlab chiqish tsikllariga o'rganib qolganlar uchun asabiylashtirishi mumkin bo'lgan ko'p bosqichli jarayonni o'z ichiga oladi.

1. Dizayn yozuvi: Kerakli apparat modullarini tavsiflovchi HDL kodini yozing.
2. Simulyatsiya: Stimullarni yaratish va simulyatorda dizayningiz chiqishlarini tekshirish uchun alohida HDL testini yozing. Bu ko'pincha murakkab vazifa.
3. Sintez: HDL tavsifini mantiqiy darvozalar va ulanishlarning past darajadagi ko'rinishiga, netlist deb nomlanuvchi tarjimada sintez vositasidan foydalaning.
4. Joylashtirish va yo'naltirish: Ushbu avtomatlashtirilgan jarayon netlistni oladi va uni maqsadli FPGAning o'ziga xos resurslariga xaritalaydi, har bir mantiqiy elementning jismoniy joylashuvini aniqlaydi va ular orasidagi aloqalarni yo'naltiradi.
5. Bitstream yaratish va dasturlash: Yakuniy chiqish - bu dizayningizni amalga oshirish uchun FPGAga yuklangan ikkilik konfiguratsiya fayli bo'lgan bitstream fayli.

Ushbu ish jarayoni, ayniqsa yangi kelganlar uchun bir nechta muammolarni keltirib chiqaradi:

• Tik o'rganish egri chizig'i: Sintaksis va, eng muhimi, HDLlarning bir vaqtning o'zida fikrlash tarzi dasturiy ta'minot muhandislari uchun intuitiv emas.
• Og'zaki va takroriy kod: Katta ro'yxatga olish fayli kabi murakkab, ammo muntazam tuzilmalarni tavsiflash yuzlab qatorli boiler plitasini talab qilishi mumkin.
• Cheklangan abstraksiya: Modulli dizayn mumkin bo'lsa-da, yuqori darajadagi, parametrlashtiriladigan va qayta ishlatiladigan komponentlarni yaratish Python kabi tildagiga qaraganda ancha og'ir.
• Fragmentlangan vositalar zanjirlari: Dizayn va tekshirish jarayoni ko'pincha Xilinx (hozir AMD) va Intel (ilgari Altera) kabi FPGA sotuvchilarining qimmat, xususiy va GUI-ga asoslangan vositalariga tayanadi.
• Qiyin tekshirish: An'anaviy HDLlarda keng qamrovli test sinovlarini yozish o'ziga xos intizomdir. Katta dizaynlarni simulyatsiya qilish juda sekin bo'lishi mumkin, bu esa uzoq disk raskadrovka tsikllariga olib keladi.

Pythonik inqilob: Yuqori darajadagi HDLl va tekshirish ramkalari

Bu erda Python sahnaga kiradi. To'g'ridan-to'g'ri Verilog yoki VHDL yozish o'rniga, apparatingizni ancha yuqori abstraksiya darajasida tavsiflash uchun Python kutubxonasidan foydalanishingiz mumkin. Ko'pincha yuqori darajadagi HDL yoki apparat qurilish kutubxonasi deb ataladigan ushbu yondashuv chiqish sifatida an'anaviy HDL kodini yaratish uchun Pythonning kuchli xususiyatlaridan foydalanadi.

Afzalliklari transformatsiondir:

• Mahsuldorlikni oshirish: Bir xil natijaga erishish uchun kamroq kod yozing. Apparatni intuitiv tarzda tavsiflash uchun loops, funktsiyalar va sinflar kabi tanish dasturlash konstruksiyalaridan foydalaning.
• Kuchli metaprogrammalash: Python-dan foydalanayotganingizdan beri siz apparat dizaynini yozadigan dasturlarni yozishingiz mumkin. Sozlanishi mumkin bo'lgan quvur qadamlari soniga ega bo'lgan protsessor yoki o'zgaruvchan kanallar soniga ega bo'lgan aloqa yadrosiga kerakmi? Siz uni Verilogning yuzlab qatorlarini qo'lda qayta yozishdan ko'ra, Python skriptidagi bir nechta parametrlar bilan belgilashingiz mumkin.
• Ilg'or tekshirish: Bu eng muhim afzallikdir. Apparat dizayningizni sinab ko'rish uchun butun Python ekotizimidan foydalanishingiz mumkin. pytest kabi ramkalardan toza, kuchli birlik testlarini yozish uchun foydalanish mumkin. Siz tizimingiz qismlarini Python-da modellashtirishingiz, fayllardan yoki tarmoq rozetkalaridan ma'lumotlarni kiritishingiz va natijalarni NumPy va Matplotlib kabi kutubxonalar bilan tahlil qilishingiz mumkin - bularning barchasi bitta, uyg'un test muhitida.
• Kodni qayta ishlatish va abstraksiya: Python sinflaridan foydalanib, murakkab, parametrlashtiriladigan apparat komponentlarini yarating. Bu osongina sozlashi va integratsiya qilish mumkin bo'lgan ishonchli IP (Intellektual mulk) yadrolari kutubxonalarini qurish imkonini beradi.
• Yagona muhit: Apparat simulyatsiyasi va dasturiy ta'minotni modellashtirish o'rtasidagi chiziq xiralashadi. Siz apparat mantig'ini va uni boshqaradigan dasturiy ta'minotni bir xil muhitda ishlab chiqishingiz va sinovdan o'tkazishingiz mumkin, bu butun tizimni loyihalash jarayonini soddalashtiradi.

Python asosidagi HDL va tekshirish ramkalarining sayohati

Python apparat ekotizimi sezilarli darajada pishib yetdi va bir nechta ajoyib ochiq kodli vositalarni taklif etadi. Keling, eng mashhur bo'lganlarini o'rganamiz.

Amaranth HDL: Zamonaviy vositalar to'plami

Amaranth (ilgari nMigen nomi bilan tanilgan) - bu toza dizayni va kuchli xususiyatlari uchun sezilarli darajada tortishishga ega bo'lgan zamonaviy Python asosidagi HDL. U apparat dizayniga raqamli sxema modelini qurish muammosi sifatida qaraydi, keyin u yakuniy ko'rinishga aylanadi. Ushbu yondashuv majburiy dasturlash tushunchalarini apparatga xaritalashga urinishdagi ko'plab tuzoqlardan qochadi.

Asosiy xususiyatlari:

• Aniq semantika: Dizaynni yaratadigan Python kodi va apparat mantig'ining o'rtasida aniq ajratish.
• Kombinatsion va sinxron mantiq: Raqamli mantiqning ikki asosiy turini tavsiflashning aniq va xavfsiz usuli.
• Integratsiyalashgan simulyator: O'rnatilgan simulyator to'g'ridan-to'g'ri Python ichida tezkor sinovga imkon beradi.
• Elaboratsiya vaqtida Python: Murakkab, parametrlashtiriladigan dizaynlarni qurish uchun apparatni yaratish bosqichida Pythonning to'liq quvvatidan foydalaning.

Misol: Amaranthdagi oddiy miltillovchi LED

Ushbu misol FPGA uchun keng tarqalgan "Salom, Dunyo!" namoyish etadi. U har bir soat tsiklida ko'payadigan hisoblagichni yaratadi. Hisoblagich maksimal qiymatga yetganda, u LED holatini o'zgartiradi va qayta o'rnatadi.

            
# Eslatma: Bu kontseptual misol. 12 MGts soatga ega taxtani nazarda tutadi.
from amaranth import *
from amaranth.build import Platform

class Blinky(Elaboratable):
    def elaborate(self, platform: Platform) -> Module:
        m = Module()

        # Taxtaning platforma ta'rifidan LED pinini oling
        led = platform.request("led", 0)
        # Hisoblagich registrini aniqlang. Hajmi ~1 soniyalik miltillashni ta'minlash uchun tanlangan.
        # 12,000,000 tsikl / 2 = yarim davr uchun 6,000,000 tsikl.
        # 2**22 taxminan 4,2 million, 2**23 taxminan 8,4 million.
        # Biz 23-bitli hisoblagichdan foydalanamiz.
        counter = Signal(23)

        # Soat domenini aniqlang (odatda asosiy soat uchun "sync")
        with m.Domain("sync"):
            # Hisoblagich 6,000,000 - 1 ga yetganda, LEDni o'zgartiring va hisoblagichni qayta o'rnating
            with m.If(counter == 6000000 - 1):
                m.d.sync += led.o.eq(~led.o)
                m.d.sync += counter.eq(0)
            # Aks holda, shunchaki hisoblagichni oshiring
            with m.Else():
                m.d.sync += counter.eq(counter + 1)

        return m

            

              
                Copy
              
            
          

MyHDL: Faxriy

MyHDL - bu eng qadimgi va eng mashhur Python HDL ramkalaridan biri. U Verilogning `always` bloklarining tuzilishiga taqlid qilish uchun Python generatorlari va dekoratorlaridan foydalanib, Amaranthdan boshqacha yondashuvni qo'llaydi. Bu an'anaviy HDL foniga ega bo'lgan muhandislarga ko'proq tanish tuyulishi mumkin.

Asosiy xususiyatlari:

• VHDL va Verilog konvertatsiyasi: MyHDLning asosiy vazifasi Python tavsifini ekvivalent, o'qilishi mumkin bo'lgan VHDL yoki Verilog kodiga aylantirishdir.
• Birgalikda simulyatsiya: Icarus Verilog kabi professional simulyatorlardan foydalanib, Verilog moduli bilan bir qatorda MyHDL dizaynini simulyatsiya qilish imkonini beradi.
• Protsessual uslub: Generatorlardan (`yield`) foydalanish an'anaviy HDLlarga o'xshash jarayonga yo'naltirilgan modellashtirish uslubini yaratadi.

Misol: MyHDLdagi hisoblagich

            
from myhdl import block, Signal, intbv, always, always_comb, instance

@block
def counter(clk, reset, count_out):
    """ Oddiy 8-bitli sinxron hisoblagich """
    
    # Hisoblash qiymati uchun 8-bitli signal (ro'yxatdan o'tish)ni aniqlang
    # intbv bit-vektor turlari uchun ishlatiladi
    count = Signal(intbv(0)[8:])

    # Ushbu dekorator ketma-ket (soatli) jarayonni tavsiflaydi
    @always(clk.posedge)
    def seq_logic():
        if reset == 1:
            count.next = 0
        else:
            count.next = count + 1

    # Ushbu dekorator kombinatsion (bir zumda) jarayonni tavsiflaydi
    # U ichki hisoblash registrini chiqish portiga tayinlaydi
    @always_comb
    def comb_logic():
        count_out.next = count

    # Belgilangan mantiqiy misollarni qaytaring
    return seq_logic, comb_logic

            

              
                Copy
              
            
          

Cocotb: Tekshirish chempioni

Cocotb (COroutine COsimulation TestBench) apparatni loyihalash uchun HDL emas, lekin u FPGA sohasidagi eng ta'sirli Python vositasidir. Bu mavjud VHDL yoki Verilog dizaynlarini tekshirish uchun Python-da test sinovlarini yozish uchun ramka.

Murakkab Verilog testini yozish o'rniga, siz dizayningizni ("Test ostidagi qurilma" yoki DUT) simulyatorda namunasini yaratasiz va u bilan to'g'ridan-to'g'ri Python skriptidan o'zaro aloqada bo'lasiz. Bu tekshirish uchun butun Python ekotizimini ochadi.

Nega bu juda kuchli?

• Ma'lumotlarni o'qing va yozing: Sinov vektorlarini CSV faylidan osongina o'qing, NumPy bilan murakkab stimullarni yarating yoki hatto ma'lumotlarni tarmoq rozetkasi orqali DUTga uzating.
• Ilg'or tekshirish: Murakkab chiqishlarni tekshirish uchun Pythonning kuchli tasdiqlash imkoniyatlari va ma'lumotlarni tahlil qilish kutubxonalaridan foydalaning.
• Avtobus funktsional modellari (BFM): Sinovlaringizni tozalash va mustahkamlash uchun AXI, I2C yoki SPI kabi standart aloqa protokollarini modellashtirish uchun qayta ishlatiladigan Python sinflarini yarating.
• Pytest bilan integratsiya: Cocotb zamonaviy dasturiy ta'minotni sinovdan o'tkazish amaliyotlarini, masalan, parametrlashtirilgan testlar va moslamalarni qabul qilish imkonini berib, `pytest` bilan muammosiz integratsiyalashadi.

Ko'pgina jamoalar uchun `cocotb` apparatni ishlab chiqish uchun Python-dan foydalanishga birinchi va eng qimmatli qadamdir. Bu ularga asosiy dizayn tilini o'zgartirmasdan tekshirish jarayonini sezilarli darajada yaxshilash imkonini beradi.

Amaliy ish jarayoni: Python-dan dasturlashtirilgan FPGAga

Xo'sh, bularning barchasi qanday yig'iladi? Keling, Amaranth kabi zamonaviy Python HDL-dan foydalangan holda odatiy rivojlanish ish jarayonini ko'rib chiqaylik.

1. Python-da dizayn: Apparat modullarini yuqoridagi `Blinky` misolidek, Python sinflari sifatida yozing. Dizayningizni sozlanadigan va toza qilish uchun Python xususiyatlaridan foydalaning.
2. Python-da simulyatsiya qiling va tekshiring: Amaranthning o'rnatilgan simulyatori va Pythonning `unittest` yoki `pytest` ramkalaridan foydalanib sinov skriptini yozing. Bu juda tez iteratsiyaga imkon beradi, chunki siz Python muhitidan hech qachon chiqmasdan xatolarni topishingiz va tuzatishingiz mumkin.
3. Verilogni yaratish (Elaboratsiya): Dizayningizga ishonchingiz komil bo'lgach, Python HDL ramkasiga dizayningizni "elaboratsiya qilish" va uni standart Verilog fayli sifatida chiqarishni aytadigan skriptni ishga tushirasiz. Misol uchun: `amaranth.cli.main(Blinky(), ports=[led])`.
4. Sintezlash, joylashtirish va yo'naltirish: Ushbu qadam sotuvchi yoki ochiq kodli vositalar zanjirlaridan foydalanadi. Siz oldingi bosqichda yaratilgan Verilog faylini Xilinx Vivado, Intel Quartus yoki ochiq kodli Yosys/nextpnr oqimi kabi vositalarga kiritasiz. Ushbu jarayon ko'pincha `edalize` yoki Makefiles kabi qurilish tizimlari yordamida avtomatlashtiriladi.
5. FPGA ni dasturlash: Asboblar zanjiri yakuniy bitstream faylini yaratadi. Siz ushbu faylni FPGAga yuklash uchun sotuvchining dasturlash utilitasidan foydalanasiz va Python bilan tavsiflangan apparatingiz hayotga keladi.

Python va an'anaviy HDLl: Simbiotik munosabatlar

Pythonni Verilog va VHDLni butunlay almashtirish sifatida emas, balki kuchli hamkor sifatida ko'rish muhim. Raqamli dizaynning kelajagi gibrid bo'lib, muhandislar ish uchun eng yaxshi vositadan foydalanadilar. Mana ba'zi umumiy stsenariylar:

• To'liq stekli Python dizayni: Yangi loyihalar uchun, ayniqsa tadqiqot, startaplar yoki havaskorlar kontekstida butun tizimni Amaranth kabi ramkada loyihalash maksimal mahsuldorlikni ta'minlaydi.
• Eski IP uchun Cocotb: Agar sizda katta, mavjud VHDL yoki Verilog kod bazasi bo'lsa, uni qayta yozishingiz shart emas. Python-da `cocotb` bilan test sinovlarini yozib, yanada mustahkam tekshirish muhitini yaratish orqali darhol qiymat olishingiz mumkin.
• Tizimni integratsiyalash uchun Python: Mavjud, qo'lda yozilgan IP yadrolarini bog'laydigan "yopishtiruvchi mantiq", xotira xaritalari va avtobus o'zaro bog'lanishlarini yaratish uchun Python-dan foydalaning. Bu Chipdagi tizim (SoC) dizaynining eng zerikarli va xatoga moyil qismlaridan birini avtomatlashtiradi.
• Yuqori darajadagi algoritmni modellashtirish: Murakkab algoritmni Python-da ishlab chiqing va takomillashtiring. U to'g'ri ekanligi isbotlangandan so'ng, Python HDL-dan tizimli ravishda apparatga tatbiq etish uchun foydalaning, tekshirish uchun asl Python modelidan oltin ma'lumot sifatida foydalaning.

FPGA ishlab chiqish uchun Pythonni kim ko'rib chiqishi kerak?

Apparat dizayniga ushbu zamonaviy yondashuv turli rollar va sohalarda keng jozibaga ega:

• Dasturiy ta'minot muhandislari: Maxsus apparat bilan ilovalarini tezlashtirishni istaganlar uchun Python an'anaviy HDLlarning past darajadagi murakkabligini abstraksiya qilib, tanish kirish nuqtasini taklif etadi.
• Tadqiqotchilar va olimlar: To'liq apparat muhandislik o'quv dasturiga botib ketmasdan, yangi hisoblash arxitekturalari yoki signalni qayta ishlash algoritmlarini tezda prototiplash va sinovdan o'tkazing.
• Havaskorlar va ishlab chiqaruvchilar: Arzon FPGA taxtalari endi keng tarqalgan. Python raqamli mantiqiy dizayn bilan tajriba o'tkazmoqchi bo'lgan shaxslar uchun sohani yanada qulayroq qiladi.
• Uskuna muhandislari: Tajribali raqamli dizaynerlar Python-dan zerikarli vazifalarni avtomatlashtirish, yanada kuchli va qayta ishlatiladigan komponent kutubxonalarini yaratish va an'anaviy HDL test sinovlari bilan mumkin bo'lganidan ancha kuchliroq tekshirish muhitlarini yaratish uchun foydalanishlari mumkin.

Xulosa: Kelajak gibrid va mahsuldor

Savol endi "Python qarshi Verilog" emas. Savol ularni qanday qilib oqilona birlashtirish kerak. Yuqori darajadagi Amaranth tavsifidan Verilogni yaratasizmi, VHDLni `cocotb` bilan sinab ko'rasizmi yoki butun vositalar zanjiringizni bitta Python faylidan skript qilasizmi, siz har ikki dunyoning eng yaxshi tomonlaridan foydalanmoqdasiz. Siz dasturiy ta'minot qit'asi va apparat qit'asi o'rtasida kengroq, kuchliroq ko'prik qurmoqdasiz va bu ko'prikdan o'tadigan innovatsiyalar endi boshlanmoqda.

Agar siz metallga qiziquvchan dasturiy ta'minot ishlab chiquvchisi yoki yaxshiroq ish jarayonini izlayotgan apparat muhandisi bo'lsangiz, Python FPGA dasturlash olamini o'rganish uchun bundan yaxshiroq vaqt bo'lmagan. Ramkani tanlang, arzon FPGA taxtasini oling va kelajakni qurishni boshlang.